Home > Research > Jobs/Internships

Jobs/Internships

Latest update : 4 December 2020.

This section contains Jobs, Internships, Ph.D proposals in which I’m involved.

Articles in this section

  • Intégration de la forge logicielle open-source Tuleap avec d’autres services (Mattermost, Zappier, ...)

    Tuleap est une forge open-source développée par l’entreprise Enalean (dont les bureaux sont à Crolles et Chambéry). Même si Tuleap est développé majoritairement par l’entreprise Enalean, il s’agit d’un logiciel libre que n’importe qui peut utiliser, modifier, redistribuer. Tuleap est un outil de génie logiciel complet dont le but est d’aider les équipes à mieux faire leurs projets. La mission d’Enalean est de fournir les outils pour permettre à ses utilisateurs de mieux développer, plus rapidement et facilement. Enalean nous a proposé deux sujets qui ont pour but de faciliter l’accès Tuleap via des (...)
    Read more...
  • Compilation et logiciel libre : Compiler efficacement du Python (pythran, penty)

    Ce stage est co-encadré par Serge Guelton, développeur principal de l’outil pythran, et également développeur et packager de l’infrastructure de compilation LLVM. Python est un langage typé dynamiquement. Le typage dynamique permet une certaine flexibilité et une syntaxe très légère, qui rendent Python très populaire. Python est en particulièrement très utilisé pour faire du calcul numérique (calcul matriciel, ...). Malheureusement le typage dynamique est aussi un gros handicap en terme de performances. Il y a plusieurs manières classiques de contourner ce problème : Prototyper en Python, et ré-écrire (...)
    Read more...
  • Compilation et logiciel libre : Ajout de règles de sécurité à l’outil scan-build (composant de clang/LLVM)

    Ce POM est co-encadré avec Serge Guelton, développeur LLVM et packager de l’outil pour la distribution RedHat. LLVM est une infrastructure de compilation open-source, sur laquelle est basée le compilateur clang et beaucoup d’outils, comme scan-build. scan-build est un outil d’analyse statique de code C++, qui permet de trouver automatiquement certains problèmes. C’est un bon complément au test, car l’analyse statique permet parfois de trouver des problèmes très difficiles à trouver par le test. En comparaison d’outils comme checkstyle, scan-build fait des analyses sur le comportement du programme, (...)
    Read more...
  • Un Enigma moderne

    Sujet déjà réservé pour Tom Montauriol. Boîte de chiffrement / déchiffrement sur raspberry pi. Le principe : on insère une clé USB avec les documents à chiffrer / déchiffrer dessus et après on fournit la clé de chiffrement. Si la clé USB n’est pas chiffrée quand on l’insère, elle l’est quand on la retire. Si la clé USB est chiffrée quand on l’insère, elle ne l’est plus quand on la retire. Pour fournir la clé de chiffrement plusieurs solutions: - Une autre clé USB avec la clé dessus (ou plusieurs USB avec des fragments de la même clé, ou juste plusieurs clés) - On scanne un QR code qui représente la (...)
    Read more...
  • Workflow vs. Dataflow : Concepts, défis et simulation pour le calcul haute performance

    Read more...
  • [TAKEN] Implementation and experimentation of dataflow explicit futures

    Read more...
  • [TAKEN] [M2 Research] Scalability of the interference analysis for a multi-core platform

    Read more...
  • [M2 Research] Interference analysis for the new Kalray MPPA3 many-core

    Read more...
  • Automatic parallelization of sparse-matrix operations

    Read more...
  • [Master 2 Recherche] Ordonnancement de processus sous contrainte de pipeline

    Résumé Les opérateurs arithmétiques à virgule flottante utilisés dans les accélérateurs matériels sont pipelinés pour ne pas limiter la fréquence du circuit. Une opération i produit son résultat à la date i+k, avec k le nombre d’étages du pipeline. Si le résultat de i est utilisé par une opération j, j devra attendre que le résultat soit disponible: j>i+k (contrainte de pipeline). Dans le cas contraire, le pipeline de j sera bloqué jusqu’à ce que la donnée soit disponible. L’ordonnancement sous contrainte de pipeline consiste à réorganiser les opérations pour réduire le temps total d’exécution tout en (...)
    Read more...
  • [TAKEN] Funded Ph.D: Dynamic Memory Management For Embedded Non-Volatile Memory

    Main supervision : CITI (Lyon). Partners : eVaderis (start-up company, Grenoble) Verimag (Laboratory, Grenoble)

    The general context of this project is smart objects, aka the Internet of Things. Technologically speaking, we are interested in next generation System-on-Chip platforms, based on non-volatile memory technologies. Such technologies make it possible to design very energy-efficient embedded systems, but they also require significant changes in terms of software programming. We aim at designing and studying novel memory management mechanisms, both hardware and software, to improve the performance of such systems. More precisely, we will address the problem of dynamic memory management, i.e. (...)
    Read more...
  • [TAKEN] Dedicated compilation techniques for a domain-specific language (SystemC)

    Laboratory: Verimag (http://www-verimag.imag.fr/) Team: SYNCHRONE (http://www-verimag.imag.fr/SYNCHRONE) Supervisor: Matthieu Moy <Matthieu.Moy@imag.fr> Scientific Context The silicon industry is widely adopting a methodology called Transaction-Level Modeling (TLM), that consists essentially in writing abstract, but yet executable models the hardware contained in a Chip. SystemC is a C++ library used for the description of SoCs at different levels of abstraction, including TLM. It comes with a simulation environment, and became a standard (IEEE 1666). SystemC offers a set of (...)
    Read more...
  • [CANCELED] [M2 Research] Code Generation for Simulation of Parallel Process Networks

    Read more...
  • [CANCELED][Ph.D] Formal Verification of Process Networks as Compiler Intermediate Representation

    https://jobs.inria.fr/public/classic/fr/offres/2018-00436
    Read more...
  • [TAKEN] Parallel programming in modeling of embedded systems

    Ce sujet est déjà pris et n'est conservé que pour référence Laboratory: Verimag Team: SYNCHRONE Supervisor: Matthieu.Moy@imag.fr General context SystemC is a C++ library that allows modeling complex hardware systems. It has become an unavoidable tool in the design-flow of Systems-on-a-Chip (included in mobile-phones, set-top-boxes, ...). Parallelism of the embedded system is modeled with SystemC processes, which are executed sequentially during simulation (we refer to this as "cooperative" simulation). Cooperative simulation brings some comfort to the user, since most (...)
    Read more...
  • [TAKEN] Distributed Simulation for Embedded Systems

    Ce sujet est déjà pris et n'est conservé que pour référence Laboratory: Verimag Team: SYNCHRONE Supervisor: Matthieu.Moy@imag.fr General context SystemC is a C++ library that allows modeling complex hardware systems. It has become an unavoidable tool in the design-flow of Systems-on-a-Chip (included in mobile-phones, set-top-boxes, ...). Parallelism of the embedded system is modeled with SystemC processes, which are executed sequentially during simulation (we refer to this as "cooperative" simulation). Cooperative simulation brings some comfort to the user, since most (...)
    Read more...
  • [TAKEN] Visualisation graphique de traces de simulation de systèmes sur puces

    Ce sujet est déjà pris et n'est gardé que pour mémoire Encadrant : Matthieu Moy Matthieu.Moy@imag.fr Thème général Les systèmes embarqués modernes (smartphones, box de fournisseurs d’accès internet, ...) sont réalisés avec un mélange de logiciel et de matériel, développés l’un pour l’autre. Étant donné la complexité de ces systèmes, il n’est plus possible aujourd’hui d’attendre la disponibilité du matériel pour développer le logiciel, et il est donc nécessaire d’utiliser des simulateurs. Le laboratoire Verimag travaille depuis une dizaine d’années avec STMicroelectronics sur le simulateur SystemC (basé sur (...)
    Read more...
  • [TAKEN] Performance optimization for multi-core simulators

    Ce sujet est déjà pris et n'est conservé que pour référence Laboratoire: Verimag (http://www-verimag.imag.fr/) Équipe: SYNCHRONE (http://www-verimag.imag.fr/SYNCHRONE) Encadrants: Matthieu Moy <Matthieu.Moy@imag.fr> Contexte Scientifique Les systèmes embarqués modernes (smartphones, box de fournisseurs d’accès internet, …) sont réalisés avec un mélange de logiciel et de matériel, développés l’un pour l’autre. Étant donné la complexité de ces systèmes, il n’est plus possible aujourd’hui d’attendre la disponibilité du matériel pour développer le logiciel, et il est donc nécessaire d’utiliser des (...)
    Read more...
  • [TAKEN] Cooperative and Parallel simulation: experimenting with the SystemC scheduler

    Master Internship Proposal

    Ce sujet est déjà pris, et gardé ici seulement pour archive. laboratory: Verimag team: SYNCHRONE supervisors: Matthieu.Moy@imag.fr, Claire.Maiza@imag.fr Scientific Context SystemC is a C++ library that allows modeling complex hardware systems at a high level of abstraction (typically, Systems-on-a-Chip contained in smartphones, set-top-boxes, ...). The parallelism of the model is expressed with SystemC processes, which are executed sequentially during simulation (we call this "cooperative" simulation). Cooperative simulation brings a relative comfort to the user, (...)
    Read more...
  • [TAKEN] Dedicated Compilation Techniques for SystemC (based on LLVM)

    Sujet de stage M1 ou M2

    Ce sujet est déjà pris, et gardé ici seulement pour archive. Laboratory : Verimag (http://www-verimag.imag.fr/) Team : SYNCHRONE (http://www-verimag.imag.fr/SYNCHRONE) Supervisor : Matthieu Moy <Matthieu.Moy@imag.fr> Scientific Context The silicon industry is widely adopting a methodology called Transaction-Level Modeling (TLM), that consists essentially in writting abstract, but yet executable models the hardware contained in a Chip. SystemC is a C++ library used for the description of SoCs at different levels of abstraction, including TLM. It comes with a simulation (...)
    Read more...

0 | 20

Valid XHTML 1.0 Transitional
SPIP | | Site Map | Follow site activity RSS 2.0
Graphic design (c) styleshout under License Creative Commons Attribution 2.5 License