Accueil > Recherche > Stages/emplois > Improving Diagnosis Quality and Performances of a Formal Verification Tool (...)
Improving Diagnosis Quality and Performances of a Formal Verification Tool for Electric Circuits at Transistor Level
jeudi 13 octobre 2022
Voir en ligne : http://www.ens-lyon.fr/LIP/CASH/wp-...
Email:
Mots-clés
Dans la même rubrique
- [TAKEN] Techniques de compilation dédiées pour un langage spécifique à un domaine (SystemC)
- [Taken] Applying Symbolic Model-Checking Techniques to Circuit Electric Verification
- [CANCELED] [M2 Research] Code Generation for Simulation of Parallel Process Networks
- [CANCELED][Thèse] Vérification formelle de réseaux de processus comme représentation intermédiaire d’un compilateur
- [PRIS] Programmation parallèle pour la modélisation des systèmes embarqués
- [PRIS] Simulation distribuée pour les systèmes embarqués
- [TAKEN] Visualisation graphique de traces de simulation de systèmes sur puces
- [PRIS] Optimisations de performances de simulateurs sur machines multi-cœurs
- [PRIS] Simulation coopérative et parallèle : expérimentations sur le scheduler SystemC
- [PRIS] Techniques de compilation dédiées pour le simulateur SystemC (basé sur LLVM)
| Se connecter |
Plan du site |
Habillage visuel © styleshout sous Licence Creative Commons Attribution 2.5 License