Home > Research > Stages/emplois

Stages/emplois

Latest update : 18 September.

This section contains Jobs, Internships, Ph.D proposals in which I’m involved.

For other proposals in the teams, see Jobs and Internships on the page of the SYNCHRONOUS team of Verimag’s website.

Articles in this section

  • Prototypage de stratégies de génération de code pour des outils de synthèse matérielle de haut niveau (HLS)

    Résumé: Depuis le début des années 2000, la limite de miniaturisation des transistors force à multiplier les unités de calcul (processeurs, processeurs spécialisés) des superordinateurs pour améliorer les performances, ce qui augmente la consommation énergétique et donc le coût du calcul dans des proportions qui ne sont plus tenables. De nouveaux paradigmes de calcul basse consommation doivent être inventés. Une solution est de cabler directement les algorithmes principaux du calcul sur des circuits reconfigurables FPGA (Field Programmable Gate Array). Pour exécuter une application sur des FPGA, de (...)
    Read more...
  • [Master 2 Recherche] Composition d’ordonnancements parallèles

    Résumé: Depuis le début des années 2000, la limite de miniaturisation des transistors force à multiplier les unités de calcul (processeurs, processeurs spécialisés) des superordinateurs pour améliorer les performances. De nombreux verrous doivent être levés, comme la distribution efficace d’une application sur les unités de calcul. Pour cela, l’application doit être divisée en unités à exécuter en parallèle et les communications entre unités doivent être réglées. Il existe des algorithmes capables de paralléliser automatiquement des noyaux de calcul intensifs comme les opérations matricielles. L’équipe CASH (...)
    Read more...
  • [TAKEN] Funded Ph.D: Dynamic Memory Management For Embedded Non-Volatile Memory

    Main supervision : CITI (Lyon). Partners : eVaderis (start-up company, Grenoble) Verimag (Laboratory, Grenoble)

    The general context of this project is smart objects, aka the Internet of Things. Technologically speaking, we are interested in next generation System-on-Chip platforms, based on non-volatile memory technologies. Such technologies make it possible to design very energy-efficient embedded systems, but they also require significant changes in terms of software programming. We aim at designing and studying novel memory management mechanisms, both hardware and software, to improve the performance of such systems. More precisely, we will address the problem of dynamic memory management, i.e. (...)
    Read more...
  • [TAKEN] Dedicated compilation techniques for a domain-specific language (SystemC)

    Laboratory: Verimag (http://www-verimag.imag.fr/) Team: SYNCHRONE (http://www-verimag.imag.fr/SYNCHRONE) Supervisor: Matthieu Moy <Matthieu.Moy@imag.fr> Scientific Context The silicon industry is widely adopting a methodology called Transaction-Level Modeling (TLM), that consists essentially in writing abstract, but yet executable models the hardware contained in a Chip. SystemC is a C++ library used for the description of SoCs at different levels of abstraction, including TLM. It comes with a simulation environment, and became a standard (IEEE 1666). SystemC offers a set of (...)
    Read more...
  • [TAKEN] Parallel programming in modeling of embedded systems

    Ce sujet est déjà pris et n'est conservé que pour référence Laboratory: Verimag Team: SYNCHRONE Supervisor: Matthieu.Moy@imag.fr General context SystemC is a C++ library that allows modeling complex hardware systems. It has become an unavoidable tool in the design-flow of Systems-on-a-Chip (included in mobile-phones, set-top-boxes, ...). Parallelism of the embedded system is modeled with SystemC processes, which are executed sequentially during simulation (we refer to this as "cooperative" simulation). Cooperative simulation brings some comfort to the user, since most (...)
    Read more...
  • [TAKEN] Distributed Simulation for Embedded Systems

    Ce sujet est déjà pris et n'est conservé que pour référence Laboratory: Verimag Team: SYNCHRONE Supervisor: Matthieu.Moy@imag.fr General context SystemC is a C++ library that allows modeling complex hardware systems. It has become an unavoidable tool in the design-flow of Systems-on-a-Chip (included in mobile-phones, set-top-boxes, ...). Parallelism of the embedded system is modeled with SystemC processes, which are executed sequentially during simulation (we refer to this as "cooperative" simulation). Cooperative simulation brings some comfort to the user, since most (...)
    Read more...
  • [TAKEN] Visualisation graphique de traces de simulation de systèmes sur puces

    Ce sujet est déjà pris et n'est gardé que pour mémoire Encadrant : Matthieu Moy Matthieu.Moy@imag.fr Thème général Les systèmes embarqués modernes (smartphones, box de fournisseurs d’accès internet, ...) sont réalisés avec un mélange de logiciel et de matériel, développés l’un pour l’autre. Étant donné la complexité de ces systèmes, il n’est plus possible aujourd’hui d’attendre la disponibilité du matériel pour développer le logiciel, et il est donc nécessaire d’utiliser des simulateurs. Le laboratoire Verimag travaille depuis une dizaine d’années avec STMicroelectronics sur le simulateur SystemC (basé sur (...)
    Read more...
  • [TAKEN] Performance optimization for multi-core simulators

    Ce sujet est déjà pris et n'est conservé que pour référence Laboratoire: Verimag (http://www-verimag.imag.fr/) Équipe: SYNCHRONE (http://www-verimag.imag.fr/SYNCHRONE) Encadrants: Matthieu Moy <Matthieu.Moy@imag.fr> Contexte Scientifique Les systèmes embarqués modernes (smartphones, box de fournisseurs d’accès internet, …) sont réalisés avec un mélange de logiciel et de matériel, développés l’un pour l’autre. Étant donné la complexité de ces systèmes, il n’est plus possible aujourd’hui d’attendre la disponibilité du matériel pour développer le logiciel, et il est donc nécessaire d’utiliser des (...)
    Read more...
  • [TAKEN] Cooperative and Parallel simulation: experimenting with the SystemC scheduler

    Master Internship Proposal

    Ce sujet est déjà pris, et gardé ici seulement pour archive. laboratory: Verimag team: SYNCHRONE supervisors: Matthieu.Moy@imag.fr, Claire.Maiza@imag.fr Scientific Context SystemC is a C++ library that allows modeling complex hardware systems at a high level of abstraction (typically, Systems-on-a-Chip contained in smartphones, set-top-boxes, ...). The parallelism of the model is expressed with SystemC processes, which are executed sequentially during simulation (we call this "cooperative" simulation). Cooperative simulation brings a relative comfort to the user, (...)
    Read more...
  • [TAKEN] Dedicated Compilation Techniques for SystemC (based on LLVM)

    Sujet de stage M1 ou M2

    Ce sujet est déjà pris, et gardé ici seulement pour archive. Laboratory : Verimag (http://www-verimag.imag.fr/) Team : SYNCHRONE (http://www-verimag.imag.fr/SYNCHRONE) Supervisor : Matthieu Moy <Matthieu.Moy@imag.fr> Scientific Context The silicon industry is widely adopting a methodology called Transaction-Level Modeling (TLM), that consists essentially in writting abstract, but yet executable models the hardware contained in a Chip. SystemC is a C++ library used for the description of SoCs at different levels of abstraction, including TLM. It comes with a simulation (...)
    Read more...
  • [TAKEN] Simulation coopérative et parallèle : expérimentations avec le scheduler SystemC

    Proposition de stage TER

    Ce sujet est déjà pris, et gardé ici seulement pour archive. laboratoire : Verimag equipe : Équipe SYNCHRONE encadrants : Matthieu.Moy@imag.fr, Claire.Maiza@imag.fr Thème général SystemC est une bibliothèque pour C++ qui permet de modéliser des systèmes matériels complexes (typiquement, les systèmes sur puces contenus dans des téléphones portables, télévision numériques, ...). Le parallélisme du système modélisé est exprimé avec des processus SystemC, qui s'exécutent séquentiellement pendant la simulation (on parle de simulation « coopérative »). La simulation coopérative apporte un certain (...)
    Read more...
Valid XHTML 1.0 Transitional
SPIP | | Site Map | Follow site activity RSS 2.0
Graphic design (c) styleshout under License Creative Commons Attribution 2.5 License