Accueil > Recherche > Stages/emplois

Stages/emplois

Dernier ajout : 26 février.

Cette section contient des offres de stages, emplois et thèses dans lesquels je suis impliqué.

Articles de cette rubrique

  • Parallélisation automatique d’operations sur matrices creuses

    Lire la suite...
  • [Thèse] Vérification formelle de réseaux de processus comme représentation intermédiaire d’un compilateur

    https://jobs.inria.fr/public/classic/fr/offres/2018-00436
    Lire la suite...
  • [Ph.D] Ph.D funding for foreign students, Lyon

    The university of Lyon 1 offers Ph.D grants to excellent foreign students. If you are looking for a Ph.D funding, did at least the last 2 years of your studies outside France, and you’re interested in my research directions, or the one of the CASH team, then please contact me so that we can work on your application. Deadline : April 5th 2018.
    Lire la suite...
  • [Master 2 Recherche] Ordonnancement de processus sous contrainte de pipeline

    Résumé Les opérateurs arithmétiques à virgule flottante utilisés dans les accélérateurs matériels sont pipelinés pour ne pas limiter la fréquence du circuit. Une opération i produit son résultat à la date i+k, avec k le nombre d’étages du pipeline. Si le résultat de i est utilisé par une opération j, j devra attendre que le résultat soit disponible : j>i+k (contrainte de pipeline). Dans le cas contraire, le pipeline de j sera bloqué jusqu’à ce que la donnée soit disponible. L’ordonnancement sous contrainte de pipeline consiste à réorganiser les opérations pour réduire le temps total d’exécution tout en (...)
    Lire la suite...
  • [Master 1] Simulation et outils de debug pour réseaux de processus

    Résumé Depuis le début des années 2000, la limite de miniaturisation des transistors force à multiplier les unités de calcul (processeurs, processeurs spécialisés) des superordinateurs pour améliorer les performances. De nombreux verrous doivent être levés, comme la distribution efficace d’une application sur les unités de calcul. Pour cela, l’application doit être divisée en unités à exécuter en parallèle et les communications entre unités doivent être réglées. Il existe des algorithmes capables de paralléliser automatiquement des noyaux de calcul intensifs comme les opérations matricielles. L’équipe CASH (...)
    Lire la suite...
  • [Stage Ingénieur] Prototypage de stratégies de génération de code pour des outils de synthèse matérielle de haut niveau (HLS)

    Résumé : Depuis le début des années 2000, la limite de miniaturisation des transistors force à multiplier les unités de calcul (processeurs, processeurs spécialisés) des superordinateurs pour améliorer les performances, ce qui augmente la consommation énergétique et donc le coût du calcul dans des proportions qui ne sont plus tenables. De nouveaux paradigmes de calcul basse consommation doivent être inventés. Une solution est de cabler directement les algorithmes principaux du calcul sur des circuits reconfigurables FPGA (Field Programmable Gate Array). Pour exécuter une application sur des FPGA, de (...)
    Lire la suite...
  • [Master 2 Recherche] Composition d’ordonnancements parallèles

    Résumé : Depuis le début des années 2000, la limite de miniaturisation des transistors force à multiplier les unités de calcul (processeurs, processeurs spécialisés) des superordinateurs pour améliorer les performances. De nombreux verrous doivent être levés, comme la distribution efficace d’une application sur les unités de calcul. Pour cela, l’application doit être divisée en unités à exécuter en parallèle et les communications entre unités doivent être réglées. Il existe des algorithmes capables de paralléliser automatiquement des noyaux de calcul intensifs comme les opérations matricielles. L’équipe CASH (...)
    Lire la suite...
  • [TAKEN] Thèse financée : Gestion dynamique de la mémoire non-volatile embarquée

    Main supervision : CITI (Lyon). Partners : eVaderis (start-up company, Grenoble) Verimag (Laboratory, Grenoble)

    Cette thèse porte sur la conception et l’étude de nouveaux mécanismes logiciels destinés à améliorer les performances des objets connectés de prochaine génération, basés sur des puces à mémoire non-volatile (NVRAM). La problématique scientifique est celle de la gestion de la mémoire dynamique, c’est à dire l’allocation et le placement des zones mémoire où seront stockées les données du calcul. L’entreprise eVaderis, impliquée dans le projet, conçoit des nouveaux types de puces pour lesquelles les techniques actuelles de gestion de la mémoire sont insuffisantes et doivent être repensées. Les détails et (...)
    Lire la suite...
  • [TAKEN] Techniques de compilation dédiées pour un langage spécifique à un domaine (SystemC)

    Laboratory : Verimag (http://www-verimag.imag.fr/) Team : SYNCHRONE (http://www-verimag.imag.fr/SYNCHRONE) Supervisor : Matthieu Moy <Matthieu.Moy@imag.fr> Scientific Context The silicon industry is widely adopting a methodology called Transaction-Level Modeling (TLM), that consists essentially in writing abstract, but yet executable models the hardware contained in a Chip. SystemC is a C++ library used for the description of SoCs at different levels of abstraction, including TLM. It comes with a simulation environment, and became a standard (IEEE 1666). SystemC offers a set of (...)
    Lire la suite...
  • [PRIS] Programmation parallèle pour la modélisation des systèmes embarqués

    Ce sujet est déjà pris et n'est conservé que pour référence Laboratoire : Verimag Équipe : Équipe SYNCHRONE Encadrant : Matthieu.Moy@imag.fr Thème général SystemC est une bibliothèque pour C++ qui permet de modéliser des systèmes matériels complexes. C'est devenu un outil incontournable dans la conception des systèmes sur puces (contenus dans des téléphones portables, télévision numériques, ...). Le parallélisme du système modélisé est exprimé avec des processus SystemC, qui s'exécutent séquentiellement pendant la simulation (on parle de simulation « coopérative »). La simulation coopérative apporte (...)
    Lire la suite...
  • [PRIS] Simulation distribuée pour les systèmes embarqués

    Ce sujet est déjà pris et n'est conservé que pour référence Laboratoire : Verimag Équipe : Équipe SYNCHRONE Encadrant : Matthieu.Moy@imag.fr Thème général SystemC est une bibliothèque pour C++ qui permet de modéliser des systèmes matériels complexes. C'est devenu un outil incontournable dans la conception des systèmes sur puces (contenus dans des téléphones portables, télévision numériques, ...). Le parallélisme du système modélisé est exprimé avec des processus SystemC, qui s'exécutent séquentiellement pendant la simulation (on parle de simulation « coopérative »). La simulation coopérative apporte (...)
    Lire la suite...
  • [TAKEN] Visualisation graphique de traces de simulation de systèmes sur puces

    Ce sujet est déjà pris et n'est gardé que pour mémoire Encadrant : Matthieu Moy Matthieu.Moy@imag.fr Thème général Les systèmes embarqués modernes (smartphones, box de fournisseurs d’accès internet, ...) sont réalisés avec un mélange de logiciel et de matériel, développés l’un pour l’autre. Étant donné la complexité de ces systèmes, il n’est plus possible aujourd’hui d’attendre la disponibilité du matériel pour développer le logiciel, et il est donc nécessaire d’utiliser des simulateurs. Le laboratoire Verimag travaille depuis une dizaine d’années avec STMicroelectronics sur le simulateur SystemC (basé sur (...)
    Lire la suite...
  • [PRIS] Optimisations de performances de simulateurs sur machines multi-cœurs

    Ce sujet est déjà pris et n'est conservé que pour référence Laboratoire : Verimag (http://www-verimag.imag.fr/) Équipe : SYNCHRONE (http://www-verimag.imag.fr/SYNCHRONE) Encadrants : Matthieu Moy <Matthieu.Moy@imag.fr> Contexte Scientifique Les systèmes embarqués modernes (smartphones, box de fournisseurs d’accès internet, …) sont réalisés avec un mélange de logiciel et de matériel, développés l’un pour l’autre. Étant donné la complexité de ces systèmes, il n’est plus possible aujourd’hui d’attendre la disponibilité du matériel pour développer le logiciel, et il est donc nécessaire d’utiliser des (...)
    Lire la suite...
  • [PRIS] Simulation coopérative et parallèle : expérimentations sur le scheduler SystemC

    Proposition de stage de Master Recherche

    Ce sujet est déjà pris, et gardé ici seulement pour archive. laboratoire : Verimag equipe : Équipe SYNCHRONE encadrants : Matthieu.Moy@imag.fr, Claire.Maiza@imag.fr Thème général SystemC est une bibliothèque pour C++ qui permet de modéliser des systèmes matériels complexes (typiquement, les systèmes sur puces contenus dans des téléphones portables, télévision numériques, ...). Le parallélisme du système modélisé est exprimé avec des processus SystemC, qui s'exécutent séquentiellement pendant la simulation (on parle de simulation « coopérative »). La simulation coopérative apporte un certain (...)
    Lire la suite...
  • [PRIS] Techniques de compilation dédiées pour le simulateur SystemC (basé sur LLVM)

    Sujet de stage M1 ou M2

    Ce sujet est déjà pris, et gardé ici seulement pour archive. Laboratory : Verimag (http://www-verimag.imag.fr/) Team : SYNCHRONE (http://www-verimag.imag.fr/SYNCHRONE) Supervisor : Matthieu Moy <Matthieu.Moy@imag.fr> Scientific Context The silicon industry is widely adopting a methodology called Transaction-Level Modeling (TLM), that consists essentially in writting abstract, but yet executable models the hardware contained in a Chip. SystemC is a C++ library used for the description of SoCs at different levels of abstraction, including TLM. It comes with a simulation (...)
    Lire la suite...
  • [PRIS] Simulation coopérative et parallèle : expérimentations avec le scheduler SystemC

    Proposition de stage TER

    Ce sujet est déjà pris, et gardé ici seulement pour archive. laboratoire : Verimag equipe : Équipe SYNCHRONE encadrants : Matthieu.Moy@imag.fr, Claire.Maiza@imag.fr Thème général SystemC est une bibliothèque pour C++ qui permet de modéliser des systèmes matériels complexes (typiquement, les systèmes sur puces contenus dans des téléphones portables, télévision numériques, ...). Le parallélisme du système modélisé est exprimé avec des processus SystemC, qui s'exécutent séquentiellement pendant la simulation (on parle de simulation « coopérative »). La simulation coopérative apporte un certain (...)
    Lire la suite...
Valid XHTML 1.0 Transitional
SPIP | | Plan du site | Suivre la vie du site RSS 2.0
Habillage visuel © styleshout sous Licence Creative Commons Attribution 2.5 License